JEVeC DAY 2020 Online

開催概要

名 称 JEVeC DAY 2020 Online
日 時 2020年12月14日(月)10:00 – 17:00 (受付開始:9:30)
主 催 日本EDAベンチャー連絡会(JEVeC)
企画・運営 JEVeC DAY 2020 Online 実行委員会
参加費 無料
講 演 Zoom を利用した視聴
技術展示 コンテンツのオンライン表示
※一部コンテンツは Zoom 等を利用して各社担当との対話が可能
締め切り 2020年12月10日(木)
問い合わせjevecday-info (at) jevec (dot) jp までメールにてお問い合わせください。

タイムテーブル

時間 内容

10:00-10:10
開会の挨拶
JEVeC 会長
株式会社ジェム・デザイン・テクノロジーズ 代表取締役社長 村田 洋

10:10-11:10
AI 推論向けハードウェアの研究動向と実装のポイント:TAI Compiler を使った FPGA 推論デバイスの開発について
東京工業大学 准教授 中原啓貴 氏


11:10-11:30

LPBフォーマット交換サイトオープン!
株式会社ジェム・デザイン・テクノロジーズ
代表取締役 村田 洋 氏
オフショアリソースによるポストシリコンテストサービス
プロトタイピング・ジャパン株式会社
代表取締役 井上卓也 氏



11:30-11:50

速習LPB Format
~最も基本的なCFormatについて解説します~

一般社団法人電子情報技術産業協会(JEITA)
(東芝デバイス&ストレージ株式会社
デバイス&ストレージ研究開発センター
パッケージソリューション技術開発部) 青木孝哲 氏
PLMが技術者のカルチャーを変える
― 価値を再定義すべき3つの理由

ケイレックス・テクノロジー株式会社
経営企画本部長 遠藤俊二 氏

11:50-12:10

進化するSiPと設計環境
株式会社図研
藤田陽子 氏
SoCフロントエンド開発成功の秘訣とは?
CMエンジニアリング株式会社
デザインサービス事業部 事業部長 二見誠一 氏
12:10-13:00 休 憩


13:00-13:20

3次元形状シミュレータによる半導体プロセスの最適化に向けて
株式会社NTTデータ数理システム
数理工学部 主任研究員 望月俊輔 氏
Crossfire – IP/メモリ/標準セル検証用業界標準ツール
Fractal Technologies
Technical Director Daniel Blakely 氏

13:20-13:40

深層学習による特徴量を用いた異常検知
日本コントロールシステム株式会社
データ解析ユニット 藤本佳宏 氏
AIを組込む設計自動化ツールの紹介
NEC
スマートインダストリー本部 中村寿彦 氏

13:40-14:40
高位合成技術の歴史と、ツールの使われ方 ~90年代から現在まで、CPU、GPUとの関係性~
東京大学大学院 システムデザイン研究センター(d.lab) 上席研究員(シニアフェロー)若林一敏 氏


14:40-15:10
フリートークコーナー
Zoom のブレイクアウト機能を利用して皆様を10人位のグループにランダムに分けさせていただきます。
懐かしいお友達にばったり会えるかもしれません!初めての方ばっかりでも狭い業界ですからきっと共通の知人がいることでしょう。偶然の出会いと会話をお楽しみください。できればビデオをオンにして。JEVeC DAY 実行委員の面々も大勢参加させていただきます。

15:10-16:10
2021年の半導体産業は生産も設備投資も超活発の勢い
  ~米中対立とコロナが不安要因、しかしてリベンジ消費巻き起こる

株式会社産業タイムズ社 代表取締役社長 泉谷 渉 氏

16:10-16:20
閉会の挨拶
JEVeC 副会長
株式会社アストロン 代表取締役社長 中島義弘

16:20-17:00
展示Q&Aコーナー
技術展示ページの各社パネルのヘッドセットアイコンをこの時間帯に押していただくと、リアルタイムで展示内容について質問できます。各社の展示説明員が Zoom 等でお待ちしています。

キーノート





10:10-11:00

中原啓貴 氏

東京工業大学
准教授

AI推論向けハードウェアの研究動向と実装のポイント:
TAI Compilerを使ったFPGA推論デバイスの開発について

ディープラーニングの研究開発が進んでおり、特に最新の軽量化技術は既存の量子化・スパース化とは本質的に異なる方式であり、ディープラーニング推論デバ イスの構成を再検討する必要がある。
本講演ではディープラーニング推論デバイ スの軽量化技術に関する研究動向を紹介し、FPGA実装を通した事例を通して開発 中のTAI Compilerを使った実装デモを行う。

チュートリアル








13:40-14:40

若林一敏 氏

東京大学大学院
システムデザイン研究センター(d.lab)
上席研究員

高位合成技術の歴史と、ツールの使われ方
~90年代から現在まで、CPU、GPUとの関係性~

C/C++等のソフトウェア向けのプログラミング言語の記述から、ハードウェア用のRTL記述を合成する高位合成ツールの基礎、歴史、使われ方、また効果のある事例を説明する。90年代から、サイクルを設計者が指定して順序回路やパイプライン回路を合成する形から始まり、一つのモジュールをC/C++で設計するもの、その後SystemCでマルチスレッドプログラミングするスタイルでSoCを設計する、また、最近では、純粋なC/C++から合成用のコメント(プラグマ)等で並列回路を合成するスタイルがFPGAを中心に浸透してきた。ビジネス的には、アルゴリズム設計者とRTL設計者というチームから、アルゴリズム設計者だけで高位合成でという方式も実用的に利用されてきた。このような変遷を説明しながら、高位合成の使われ方を紹介する。(スケジューリングやバインディング等の基礎的な技術の説明は時間的にできませんが、高位合成用のC/C++記述や注意点に関しては説明します。)

特別招待講演








15:10-16:10

泉谷  渉 氏

株式会社産業タイムズ社
代表取締役社長

2021年の半導体産業は生産も設備投資も超活発の勢い
~米中対立とコロナが不安要因、しかしてリベンジ消費巻き起こる

コロナウイルスの蔓延は、いまだ収束の方向が見えない状況です。ただ、テレワーク激増でパソコンやタブレットの生産が上昇しており、5G高速、自動運転、エコカー、そして何よりもデータセンターなどをキーワードに半導体産業は、コロナ禍にあっても一人勝ちとなっています。この勢いは2021年も継続し、拡大の方向なのです。問題は米中対立が激化し、英、仏、インドもアメリカ支持にまわり、中国の孤立が深刻化、これが世界経済に与える影響はかなりあります。また、コロナによる景気後退が続きますが、いわゆるリベンジ消費の巻き起こる2021年は世界のGDPが一気に5~6%も伸びるという予想もあるのです。 今回講演では、台湾半導体の急成長、韓国、日本、中国の設備投資、さらには通信向け半導体の加速などを中心に最新取材をベースに2021年の半導体情勢をリポートします。

技術セミナー

11:10-11:30

村田 洋 氏

株式会社ジェム・デザイン・テクノロジーズ
代表取締役

LPBフォーマット交換サイトオープン!

電子機器開発におけるLSI・Package・Boardの構想データをLPBフォーマット(IEEE2401, IEC63055)の形式で交換する際、相手に送る前にデータを検査したり相手から受け取ったデータを確認したりすることができるツールやサービスの現状を説明します。

井上卓也 氏

プロトタイピング・ジャパン株式会社
代表取締役

オフショアリソースによるポストシリコン
テストサービス

カリバーインターコネクトソリューション(CIS)社が提供するテストエンジニアリングサービス事例としてSerDes回路テストやアドバンテストV93Kテスターを使用したコンカレントテスト手法によるテスト効率化を紹介します。

11:30-11:50

青木孝哲 氏

一般社団法人電子情報技術産業協会(JEITA)
(東芝デバイス&ストレージ株式会社
デバイス&ストレージ研究開発センター
パッケージソリューション技術開発部)

速習LPB Format
~最も基本的なCFormatについて解説します~

LPB Format(IEC 63055/IEEE 2401-2019)はJEITA半導体&システム設計技術委員会で開発している設計情報を定義する為の標準規格です。本講演では実例を交えて基本的なLPB CFormatの作り方を解説します。仕様書を読む前の入門に適した内容となっています。

遠藤俊二 氏

ケイレックス・テクノロジー株式会社
経営企画本部長

PLMが技術者のカルチャーを変える
― 価値を再定義すべき3つの理由

EDAの急速な進化の一方、エンジニアリングチェーン全体のデジタル化は、 殆どの企業に於いて発展途上にある。解決の決め手は、製品構成情報が企画 から設計、製造迄繋がり、多角的検索が可能なデジタルプラットフォーム(PLM)にある。
実例を踏まえて、具体的にPLMの本来価値を述べる。

11:50-12:10

藤田陽子 氏

株式会社図研

進化するSiPと設計環境

デジタル世界における様々な製品からの多機能搭載要求、かつ低コストな要求に対し、対策の一つとしてシステムインパッケージ(SiP)の技術が注目され、製品に合わせた実装技術が進化しつづけています。SiPのトレンドと、SiP実装検討をサポートするシステムレベル設計プラットフォームCR-8000の紹介を行います。

二見誠一 氏

CMエンジニアリング株式会社
デザインサービス事業部 事業部長

SoCフロントエンド開発成功の秘訣とは?

近年、SoCは大規模システム開発化へ進んでおり、ユーザーロジックと共にプラットフォームベース設計、各種IPを搭載した設計が当たり前のように使用されています。本講演ではSoCの開発成功に向け各ブロック、サブシステム、TOP単位での機能検証、システムとしての性能検証と各検証の役割について説明していきます。

13:00-13:20

望月俊輔 氏

株式会社NTTデータ数理システム
数理工学部 主任研究員

3次元形状シミュレータによる半導体プロセスの
最適化に向けて

半導体作製プロセスの設計では、3次元形状シミュレータが活用されている。昨今、IoTやAI技術の普及により、測定データを収集して活用する取り組みが一層盛んになっており、その一貫で3次元形状シミュレータが活用される場面も増えている。本講演では、3次元形状シミュレータ ParadiseWorld-2 を例にして、半導体作製プロセスの最適化に向けて、シミュレーションがどのように活用できるかを議論する。

Daniel Blakely 氏

Fractal Technologies
Technical Director

Crossfire – IP/メモリ/標準セル検証用
業界標準ツール

Fractal社のテクノロジーにより、従来独自のプログラムで行っていた信頼性テ ストを自動化・高度化・標準化することで、IP/ライブラリ設計者はコアコンピ テンシーに集中することができるようになります。さらに、企業間で共通の検証 デッキを共有することができ、検証フレームワークとして各種カスタムニーズに 合わせた検証条件を容易にカスタマイズできます。

13:20-13:40

藤本佳宏 氏

日本コントロールシステム株式会社
データ解析ユニット

深層学習による特徴量を用いた異常検知

画像やセンサを利用した異常検知の紹介になります。
各種データから深層学習により低次元の特徴量に変換し、特徴量の傾向から異常検知を行います。
特徴量の抽出方法やモデルの構築方法について紹介致します。

中村寿彦 氏

NEC
スマートインダストリー本部

AIを組込む設計自動化ツールの紹介

FPGAは、AIだけでなく画像処理などまで高速化できることからエッジ側で汎用性の高いアクセラレータとして利用できる。一方で、精度、性能、デバイス規模の見積に工数を要することが課題となる。この課題を解決するAI設計自動化ツールを紹介する。

技術展示

をクリックして各社担当とリアルタイムに対話ができるQ&Aコーナーは終了しました。
NTTデータ数理システム ジェム・デザイン アストロン ESL研究所
NEC NECソリューションイノベータ プロトタイピング・ジャパン ティーツー・ラボラトリ
JEITA/LPB-SC ジーダット TOOL 日本コントロールシステム
シンデン・ハイテックス CDC研究所 インターバディ 図研
ケイレックス・テクノロジー オーバートーン CMエンジニアリング