JEVeC DAY 2018

開催概要

名 称 JEVeC DAY 2018
日 時 2018年12月11日(火)12:25 – 20:00 (受付開始:12:00)
会 場川崎市産業振興会館
〒212-0013 神奈川県川崎市幸区堀川町66番地20        TEL: 044-548-4111
主 催 日本EDAベンチャー連絡会(JEVeC)
企画・運営 JEVeC DAY 2018 実行委員会
入場料 無料
問い合わせjevecday-info (at) jevec (dot) jp までメールにてお問い合わせください。

タイムテーブル

 
 

講演会(1階ホール)

キーノート

12:30~13:00
菅波憲一 氏
アーム株式会社
クライアントLOBリージョナルプロダクトマーケティング
シニアマネージャ

Arm の AIへの取り組み – Arm NN その他

機械学習、ディープラーニング、ニューラルネットワークなどの専門用語を交えた特集記事が一般紙面やTVの情報番組でも取り上 げられるなど、空前のAIブームが佳境を迎えています。一方、AIの需要や使用要件、実行する機器は多岐に渡り、技術動向は今後急激な変化を伴い進化していくことが予想されます。そこで今回はAIの基本的なおさらいとともにArmから見た機械学習の動向やArmのAIへの取り組みについてお話いたします。

13:00~13:30
佐々木邦暢 氏
エヌビディア合同会社
エンタープライズマーケティング本部
シニアマネージャ

HPCとAIを支えるGPUコンピューティング最新情報

世界最速のスーパーコンピューター「SUMMIT」を含め、多くの大規模システムで採用されているVolta TensorコアGPUや、ディープラーニング技術をリアルタイムレイトレーシングに活用するTuringアーキテクチャのRTXテクノロジ、そしてロボットやドローン、建設機械等の自律動作マシンを支えるJetson AGX Xavier等、進化を続けるGPUコンピューティングの最新情報をお伝えします。

チュートリアル

14:30~15:30
篠塚一也 氏
アートグラフィックス
アーキテクト

SystemVerilog from Zero to One
~ 検証の基礎からUVM適用までの実践知識を習得 ~

本チュートリアルは、SystemVerilogの知識を持たない人を対象に検証の基礎知識を総括します。その上で、UVMを例にとり検証作業に要求される実践知識を解説します。また、VMMにも言及しUVMを理解し易くします。SystemVerilogが持つ検証機能としては、ファンクショナル・カバレッジ、アサーション、ランダム・スティミュラスの生成機能等を概説し、検証技術習得への準備をします。
本チュートリアルを通してUVMを使用する準備を完了する事が出来ます。

特別招待講演

17:30~18:40
泉谷  渉 氏
株式会社産業タイムズ社
代表取締役社長

IoTは1000兆円の巨大市場構築が見えて来た!
〜 半導体、センサー、電池など電子デバイスは爆烈成長 

技術セミナー(1階ホール)

システムセッション

13:30~13:45

UML to RTL技術によるシステム開発効率化
~ モデルベースシステムズエンジニアリングのすすめ ~

近年のシステム開発は、EVやADASに対応する自動車システムに代表されるように、複雑化、高度化の一途をたどっている。開発の効率化とシステムの設計安全など信頼性を担保するためにMBSEやMBDの導入が進められている。
本発表では要求分析からRTLまでソフトウェアとハードウェアの協調設計を支援、実現する開発メソドロジ、開発ツールを紹介する。

澤村明寛 氏
オーバートーン(株)
開発部部長
13:45~14:00

AI(CNN等)をFPGA 上に高位合成ツールで小さくて高速な回路を作る
~ CNNのFPGA 向けアーキテクチャと高位合成ツールの適用のコツ ~

高速に動作するCNNを小規模なFPGAに搭載するためには、学習データやネットワークを圧縮した上に、さらにFPGA実装でも様々な工夫が必要です。周波数の選択によって面積が多きく増減したり、必要な処理速度に応じてハードウェアを複数のチェネル間でシェアすることで面積を削減したり、高速化のために多次元配列を適切に分割したりすることが必要です。このようなアーキテクチャ探索を高位合成ツールCyberWorkBenchの機能を利用して効果的に行う方法を解説します。

若林一敏 氏
NEC
ものづくりソリューション本部
シニアエキスパート
データサイエンス研究所
主幹研究員
14:00~14:15

All in One クラウドとテレワーク
~ ワークスタイル変革。事務所で設計する時代は終わった! ~

独自の「All in One」クラウド技術によって、イントラネットの堅牢性、クラウドの柔軟性を同時に備えた、LSI・電子機器設計者向けの新たな設計環境について、適用事例を含め説明する。

井上善雄 氏
(株)CDC研究所
代表取締役

実装セッション

15:30~15:45

More than Moore 時代のクイックプロトタイプ設計手法
~ System in Package のための短TATイタレーション設計環境 ~

AI/IoT/5Gの融合社会を支える技術としてSystem in Package(SiP)が不可欠となっています。
SiPの実装技術において、ターゲット製品に合わせチップとパッケージの実装バリエーションを検討しコストとパフォーマンスのトレードオフで製品の最適解を見つけることが重要な課題です。
本講演では、株式会社ソシオネクスト様と共同で行ったクイックプロトタイプ設計によるベンチマークとLPBを使用したその流通に関しご紹介します。

藤田陽子 氏
(株)図研
シニア・パートナー
15:45~16:00

システム設計技術における品質向上の為の取り組み
~ LSIパッケージボード(LPB) の相互設計とハードウェア記述言語・物理モデルとの連結 ~

これまで、JEITAでは電子機器の設計標準IEC 63055/IEEE 2401 LSI-パッケージ-ボード相互設計標準(LPBフォーマット、2015年版)を開発しました。これはLPB各部のレイアウトや半導体・受動部品最適化、電源・伝送路特性などImplementationにおけるすり合わせを支えるものです。しかし、EMCや熱など、これだけでは解決できない問題もあり、設計の上流の段階で機能や性能の定義をする段階での新たなすり合わせ技術を築かなければなりません。そのためにLPBフォーマットを2020版に向けて拡張し、上位の設計言語が直結できる設計環境を提供すことを目指します。本稿ではそのコンセプトを紹介します。

福場義憲 氏
電子情報技術産業協会(JEITA)
半導体&システム設計技術委員会主査
(所属会社:東芝デバイス&ストレージ株式会社 半導体研究開発センター  パッケージソリューション技術開発部 半導体EMC技術企画主幹)
16:00~16:15

ガラケー・デジカメ時代に始まった協調設計技術が自動運転時代に開花する!
~電子機器開発プロセスのフロントローディングに向けて~

電子機器や半導体の開発はどうやって横割り分担の限界を超えて良い製品を開発するか、がカギになっている。調整文化を持つ日本は強みを持っており、強みの核にはLSI・パッケージ・ボードの協調設計技術がある。本講演ではその歴史・現状・課題について解説する。

村田 洋 氏
(株)ジェム・デザイン・テクノロジーズ
代表取締役
16:15~16:30

SPICE を用いた信頼性設計ソリューション
~ 10年後のICの特性を予測する ~

半導体製品(ICなど)内部で用いられているMOSFETは、ホットキャリアやBTIが原因で電気特性が劣化してしまいます。
この特性劣化は半導体製品そのものの製品寿命を左右する大変重要な特性です。
本講演では、この特性劣化を予測するためのソリューションをご紹介いたします。
具体的には、SPICEを用いて寿命予測するための信頼性設計用パラメータ抽出ツール
とオリジナルモデルのご紹介をいたします。

田中浩治 氏
(株)モーデック
MDT事業部
シニアテクニカルマネージャ

出展社一覧(4階展示場 14:00-17:30)

I:招待展示   G:一般展示   M:会員展示
1

CR-8000 Design Force 協調設計
プラットフォーム開発、モジュール開発における見積精度向上や開発リードタイム短縮のためにはSoC/PKG/PCBのすり合わせが不可欠です。
本ブースでは、SoC/PKG/PCBのすべてを表現し、シームレスに連携することができるDesign Forceのシステムレベルデザイン環境をご紹介します。

G
2

今後、日本は少子高齢化で働き手が減少。残業ゼロ法案などもあり、開発現場の効率改善は必須です。
オーバートーン株式会社は、システムや機器の中核部品であるLSIの開発に対して、仕様検討段階からオープンな仕様記述言語UMLでモデリングし、生産性が5倍向上するだけでなくメンテナンスや再利用性が向上し、属人性も低減できる設計ツール(NSL Overture)を紹介。事例をベースに技術だけでなく導入メリットを説明します。

M
3

大規模データの超高速読み込みと表示に加え、他社製ツールや装置との親和性の高さから、DRC/LVS検証結果の解析や故障解析装置との連携によるCADナビゲーション機能としても活用いただけるICデザイン視覚検証ツール「LAVIS-plus」をご紹介します。
さらに、電源 PAD 等からの合成抵抗値計算、電流密度、電流値、電位変動といった計算を行う高速抵抗値計算&解析ツール「RSCALC」もご紹介します。

M
4

シンデン・ハイテックス株式会社が提供する、お客様のアイデアを実現するファウンドリサービス およびフルターンキーサービスについて展示します。

G
5

株式会社CDC研究所が提供する、エンジニア向けAll in Oneクラウドの概要およびシステムのデモを展示します。

M
6

高位合成システムCyberWorkBench
~ AI,IoT,FA等の処理をFPGAやASICにできます ~
CyberWorkBenchは、C/C++、SystemCからASICやFPGAに最適化されたRTLを出す高位合成と、C/C++レベルでの機能、タイミング検証ができる検証ツール群を含んだ統合設計環境です。
CNNや画像処理を、C/C++から、SW技術者がFPGA設計者が設計した事例等をデモ展示いたします。
マイコンやPC処理の加速のために、C/C++をFPGAで加速したい等のC2RTLサービスのご紹介もしております。

M
7

雷切(Raikiri)は新しいICレイアウト設計用のDRC/LVS検証ツールです。ファウンドリが提供する標準的なルールファイルを直接読み込み、処理します。多額の投資を要しないレイアウト設計環境の提案を行います。

M
8

ArmのAIへの取り組み – Arm NNその他
機械学習、ディープラーニング、ニューラルネットワークなどの専門用語を交えた特集記事が一般紙面やTVの情報番組でも取り上げられるなど、空前のAIブームが佳境を迎えています。一方、AIの需要や使用要件、実行する機器は多岐に渡り、技術動向は今後急激な変化を伴い進化していくことが予想されます。そこで今回はAIの基本的なおさらいとともにArmから見た機械学習の動向やArmのAIへの取り組みについてご紹介いたします。

I
9

NTTデータ数理システムでは、数理最適化、制御・強化学習、異常検知、画像認識に関わる基盤アルゴリズムを、様々な実問題に適用してまいりました。
昨今は、IoT分野への適用も行っており、その概要をご説明します。
また、半導体プロセスシミュレータについても展示いたします。

M
10

ホットキャリアやBTI起因の特性劣化を回路シミュレーションするためのソリューションを展示します。
当社では「10年後のICの特性を予測する」をキーワードに、信頼性解析用独自モデルとモデリング用ソフトウェア「X-degner」を開発しました。
我々はあらゆるモデルのベストパートナーとして、半導体設計開発の効率化に大きく貢献していきます。

M
11

(株)インターバディは、電子機器開発向けソリューションを提供しています。
仮想検証向けSystemCモデル(SyDAPmodel)、半導体設計環境、組込システム開発環境を展示します。
詳しくはこちらをクリック

M
12

昨今、AI・ディープラーニングを用いたソリューションの社会実装が本格的に検討される中、製造業を中心とした産業用途向けアプリケーションにおいてはエッジ側での高速なAIによる推論処理の実装が求められています。今回の技術展示ではエヌビディアの最新の組込み向けAIコンピューティングプラットフォームである Jetson AGX Xavier を用いたアプリケーションの1例を展示します。

I
13

現在、半導体業界でも導入が進み始めた新しい概念の PLM (Product Life Cycle Management System: 製品ライフサイクル管理システム)を、ご紹介します。PLMは、AI、IoT時代のデジタルトランスフォーメーションに不可欠なプラットフォームになります。
弊社では、電子デバイス業界に特化してPLMソリューションを手掛けています。

M
14

LPB構想設計コミュニケーションツール GemPackage の最新版のデモと、電子配布できないユーザ事例資料の配布を行います。

M
15

電子機器の設計環境構築の国際標準、IEC 63055/IEEE 2401 LSI-Package-Board (LPB) 相互設計標準(LPBフォーマット)のコンセプトと効果について展示を行います。
またこの標準を使った部品ライブラリ―の紹介とEDAでのデモを行います。

G
16

リバースエンジニアリングや故障解析に用いる、超高精度画像処理システムを展示いたします。
また、デモンストレーションでは電子機器以外の応用も行います。

M
17

配線リペアに有効なツール(CADナビゲーション)を展示します。
・シンプルにGDSデータと電子顕微鏡画像とのリンケージが可能
・大規模データとOASISフォーマットに対応(新機能)
・簡易的な回路図表示が可能
・レポート作成に有効な3D表示機能を搭載
概要説明およびシステムのデモンストレーションを行います。

M

懇親会&抽選会(4階展示場 18:45-20:00)